DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2002 EPO. All rts. reserv.

8970774

Basic Patent (No, Kind, Date): JP 1272146 A2 891031 < No. of Patents: 002>

SEMICONDUCTOR DEVICE (English)
Patent Assignee: SEIKO EPSON CORP

Author (Inventor): NAKAZAWA TAKASHI

IPC: *H01L-027/08; H01L-027/12; H01L-029/78

Derwent WPI Acc No: C 89-361406 JAPIO Reference No: 140038E000126 Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 1272146 A2 891031 JP 88101762 A 880425 (BASIC)

JP 2699401 B2 980119 JP 88101762 A 880425

Priority Data (No,Kind,Date): JP 88101762 A 880425 DIALOG(R)File 347:JAPIO

(c) 2002 JPO & JAPIO. All rts. reserv.

02974546 **Image available**

SEMICONDUCTOR DEVICE

PUB. NO.:

01-272146 [JP 1272146 A]

PUBLISHED:

October 31, 1989 (19891031)

INVENTOR(s): NAKAZAWA TAKASHI

APPLICANT(s): SEIKO EPSON CORP [000236] (A Japanese Company or Corporation)

, JP (Japan)

APPL. NO.:

63-101762 [JP 88101762]

FILED:

April 25, 1988 (19880425)

INTL CLASS:

[4] H01L-027/08; H01L-027/12; H01L-029/78

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS)

JOURNAL:

Section: E, Section No. 878, Vol. 14, No. 38, Pg. 126,

January 24, 1990 (19900124)

ABSTRACT

PURPOSE: To form a semiconductor device onto a large-sized substrate at a low process temperature by shaping an n-type thin-film transistor using a silicon thin-film, to which an impurity is added, as a source region and a drain region and a p-type thin-film transistor employing a silicon thin-film as a source region and a drain region through a non-doped silicon thin-film on an insulating substrate.

CONSTITUTION: n-type silicon thin films 102 composed of silicon thin-films such as polycrystalline silicon, amorphous silicon, etc., to which an impurity as a donor is added, are formed onto an insulating substrate 101 such as glass, quartz, sapphire, etc. On the other hand, silicon thin-films 103 such as non-doped polycrystalline silicon, amorphous silicon, etc., are shaped onto the insulating substrate 101, and p-type silicon thin films 104 such as polycrystalline silicon, amorphous silicon, etc., which has the same shape and to which an impurity as an acceptor is added, are formed onto the silicon thin-films 103. A semiconductor layer 105 made up of a silicon thin-film such as polycrystalline silicon, amorphous silicon, etc., is shaped on a line tying both thin-films 102 in the width of the channel width W(sub 1) of an n-type transistor while being brought into contact on the upper sides of the two n-type silicon thin-films 102.

(9) 日本国特許庁(JP)

訂正 ① 特許出願公開

四公開特許公報(A)

平1-272146

@Int. Cl. 4

識別記号 3 2 1

庁内整理番号

@公開 平成1年(1989)10月31日

27/08 27/12 H OT L

29/78

B-7735-5F

7514--5F

3 1 1

8624-5F審査請求 未請求 請求項の数 2 (全5頁)

60発明の名称 半導体装置

> ②特 昭63-101762 題

22出 蹞 昭63(1988) 4月25日

明 四発 者

長野県諏訪市大和3丁目3番5号 セイコーエプソン株式

会社内

መ出 瓸 セイコーエブソン株式

東京都新宿区西新宿2丁目4番1号

会社

四代 理 弁理士 上柳 外1名 人 雅誉

明

2. 特許請求の範囲

(1) 絶縁基板上に、ドナーとなる不能物を添加 したシリコン薄膜をソース領域及びドレイン領域 とするn型薄膜トランジスタと、該絶縁基板上に、 アクセプタとなる不純物を添加したシリコン薄膜 をノンドープシリコン薄膜を介してソース領域及 びドレイン領域とするp型薄膜トランジスタを具 値したことを特徴とする半導体装置。

(2) 絶縁基板上に、アクセアタとなる不能物を 添加したシリコン薄膜をソース低減及びドレイン 領域とするp型薄膜トランジスタと、該絶縁基板 上にドナーとなる不純物を添加したシリコン薄膜 をノンドープシリコン薄膜を介してソース領域及 びドレイン領域とするn型薄膜トランジスタを具 鍋したことを特徴とする半導体装置。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明はアクティブマトリックス方式の液晶デ ィスプレイや、イメージセンサや3次元集積回路 などに応用される薄膜トランジスタに関する。更 に詳しくは薄膜トランジスタで形成される相補型 MOS構造(CMOS構造)の薄膜トランジスタ に関する。

〔従来の技術〕

従来のCMOS構造薄膜トランジスタは、例え E INTERNATIONAL DISPLAY RESEARCH CONFERENCE 1985 P9~13に示される機に、p型薄膜 トランジスタを、ホウ素等のアクセプタとなるイ オンをイオン注入法でソース及びドレイン領域に ゲート電極をマスクとしてドープして形成してい た。次に n 型薄膜トランジスタをフォトレジスト 等を用いて選択的にリン等のドナーとなるイオン をイオン注入法でドープして形成していた。

〔発明が解決しようとする課題〕

しかし、従来の存態トランジスタは次のような

特別平1-272146 (2)

問題点を有しいた。

イオン注入装置の使用があり、高値なイオン注入装置の使用が不可欠であり、更に2回のイオン注入が必要であり変置の処理能力を小さなものにしていた。又液晶ディスプレイに応用する場合、基板の大型化は不可欠であるが、イオンビームの径を大型化するのが困难であり、一枚の基板を処理するのに多大の時間を要してしまい大型基板対応(30μmのイオン注入装置は実現されていた活性化さらに、イオン注入後にドーパントを活性化させるために基板を高温に保持する必要があり、使用する基板が限定されてしまった。

本発明は、このような問題点を解決するものであり、その目的とするところは、大型基板上に低いプロセス温度で形成可能なCMOS構造薄膜トランジスタを提供することにある。

〔課題を解決するための手段〕

本発明の半導体装置は、絶録基板上にドナーと なる不能物を添加したシリコン薄膜をソース領域 及びドレイン領域とするn型薄膜トランジスタと、 政絶縁基板上にアクセプタとなる不動物を添加し たシリコン薄膜をノンドープシリコン薄膜を介し てソース領域及びドレイン領域とするp型薄膜ト ランジスタを具備したことを特徴とする。

又、本発明の半導体装置は、絶縁基板上にアクセプタとなる不純物を添加したシリコン薄膜をリース領域及びドレイン領域とする P型薄膜トランジスタと、該絶縁基板上にドナーとなる不純物を添加したシリコン薄膜をノンドープシリコン薄膜を介してソース領域及びドレイン領域とする n型薄膜トランジスタを具備したことを特徴とする。
(実 維 例)

以下実施例に基づいて、本発明を詳しく説明する。第1図に本発明による薄膜トランジスタの1例を示す。(a)は上復図であり、(b)はA

ガラス、石英、サファイア等の絶縁基板 1 0 1 上にドナーとなる不能物を添加した多結晶シリコン非品質シリコン等のシリコン薄膜から成る n 型

シリコン菩膜102がn型浮膜トランジスタのチ ャネル長の同隔し、を隔てて形成されている。一 方絶縁着収101上にノンドープの多結晶シリコ ン、非晶質シリコン等のシリコン薄膜103がp 型澤膜トランジスタのチャネル長し。の間隔を隔 てて形成されており、シリコン薄膜103上に同 じ形状でアクセプタとなる不純物を添加した多粒 品シリコン、非品質シリコン等のp型シリコン産 腰104が形成されている。 2つの n 型シリコン 薄膜102の上側で接し、 n 型トランジスタのチ ャネル幅型。の傷で両者を結よ額に、多給品シリ コン、非晶質シリコン等のシリコン薄膜から成る 半導体層105が形成されている。同様に2つの p型シリコン薄膜104の上側で接し、p型薄膜 トランジスタのチャネル督W。の似で両者を結ぶ 様に多結晶シリコン、非晶質シリコン等のシリコ ン拝限から成る半導体着105が形成されている。 また金属、透明導電膜等から成る入力電極106 がSiO』、SiN、SiON等のゲート絶縁膜 を介してn型薄膜トランジスタ及びp型薄膜トラ

第2因は製造工程を示す断固因である。

第2図(a)の工程

絶録基収201に接してドナーとなる不純物を 添加した n型シリコン輝膜202を減圧CVD法、 プラズマCVD法、真空蒸着法等で形成する。そ の腹厚は500~5000Aが望ましい。

第2団(b)の工程

絶縁器板201全体を覆う機にノンドーアのシ

特別平1-272146 (3)

リコン薄膜203と、アクセプタとなる不動物を 添加したp型シリコン薄膜204を減圧CVD法、 プラズマCVD法、真空無者法等で形成する。ノ ンドープのシリコン薄膜203と、p型シリコン 薄膜204は同一の装置で連続して形成しても別 々の装置で形成してもよい。この画の膜厚はそれぞれ500~5000人が望ましい。このノン ドープのシリコン薄膜は、p型シリコン薄膜20 4中のアクセプタとなる不純物がn型シリコン薄膜20 4中のアクセプタとなる不純物がn型シリコン薄膜20 4中の高温でp型シリコン薄膜204を形成する 場合有効となる。

第2図(c)の工程

ノンドープのシリコン薄膜 2 0 3 と、p型シリコン薄膜 2 0 4 をフォトリソグラフィー法を用いて同時に島状に加工する。p型シリコン薄膜 2 0 4 及びノンドープシリコン薄膜 2 0 3 はエッチング法:エッチングガス等を変えることなく同時にエッチングが可能である。n型薄膜トランジスタのソース、ドレイン領域を形成するn型シリコン

種膜204上にコンタクトホール210を設け、 出力電板208電源供給電板209を、CVD法、 スパッタ法等により形成する。

以上の工程により、第1回に示した構造の半導体装置を得ることができた。

海ドナーとなる不統物を添加した n 型シリコン 薄膜202を最初に形成したが、アクセプタとなる不純物を添加した p 型シリコン薄膜を最初に形成し、次にノンドープのシリコン薄膜、次にドナーとなる不純物を添加した n 型シリコン薄膜を形成しても、構わない。

第3図(a)に本発明により形成した n 型薄膜トランジスタの特性を、第3図(b)に p 型薄膜トランジスタの特性を示す。これらより明らかな様に、大きなON電流、小さなOPP電流が同時に実現できており、ノンドープのシリコン薄膜203によりp型シリコン薄膜203中へ拡散するのが妨げている。

〔発明の効果〕

存版202及びp型薄膜トランジスタのソース、ドレイン領域を形成するp型シリコン薄膜204は、2回の成膜工程と2回のフォトリソグラフィー工程により形成され、ドナーあるいはアクセアタとなる不純物が相互に影響することなく形成される。

第2図(d)の工程

2つのn型シリコン弾膜202及び2つのp型シリコン弾膜204を結ぶ機に減圧CVD法、アラズマCVD法、真空蒸着法等により半導外層205を形成する。これら全体を覆う機にゲート絶縁膜207を減圧CVD法、アラズマCVD法、スパッタ法等により形成する。その膜厚は、100~5000人が望ましい。更にゲート絶縁膜207に接して入力電極206が、CVD法、スパッタ法等により形成する。

第2団(e)の工程

これら全体を覆う機に絶縁膜211を減圧CV D法、プラズマCVD法、スパッタ法等により形成し、n型シリコン薄膜202及びp型シリコン

本発明は次のようなすぐれた効果を有する。

第1に同一絶縁基板上にイオン注入装置を使用することなく、n型御膜トランジスタとp型薄膜トランジスタをp時に実現できる。

第2の n 型薄膜トランジスタのソース、ドレイン領域のドナーとなる不純物と p 型薄膜トランジスタのソース、ドレイン領域のアクセプタとなる不純物が相互に影響することなく形成できる。

第3に、量産性に富む、CVD法、スパッタ法、 真空蒸着法のみで形成可能であり、しかも大型基 板への対応も容易である。

第4に、n型薄膜トランジスタ及びp型薄膜トランジスタの特性は、それぞれの不能物が相互に影響を与えることがないため、大きなON電流、小さなOFF電流が同時に実現できる。

第5に、n型薄膜トランジスタ及びp型薄膜トランジスタのソース及びドレイン領域が、2回の腰形成と2回のフォトリソグラフィー法という短い工程で形成できる。

第6に基板を高温に保持する工程がないため、

特閒平1-272146(4)

安価なガラス基板を基板として使用でき、低コス ト化できる。

4. 図面の簡単な説明

第1図(a)(b)は本発明による薄膜トランジスタの構造を示し、(a)は上視図、(b)は 断面図である。

第2因 (a)~(e)は本発明による薄膜トランジスタの製造工程を示す断面因である。

第3因(a)は本発明による n 型薄膜トランジスタの特性因、第3因(b)は p 型薄膜トランジスタの特性因である。

101、201・・・ 絶縁基板

102、202···n型シリコン存譲

103、203・・・シリコン存款

104、204・・・p型シリコン釋腹

105、205・・・半専休用

106、206 · · · 入力電板

107、211・・・ 絶縁層

108、208 · · · 出力電極


109、209・・・電源供給電板


110、210・・・コンタクトホール

207・・・・・・ゲート絶縁膜


以下

出劇人 セイコーエアソン株式会社 代理人 弁理士 上 柳 雅 号(他1名)






第1四



第2四


特別平1-272146 (5)



(4)

第3四

 $\mathbb{Q}_{m_{\ell}}$



第 3 図